|
Hiroshi さん今日は、ひろです。
> ところで、 「また、Cの関数呼び出しと同様に verilog HDL のモジュール呼び出
> しをしたいの
> ですが、する手段はないでしょうか。」の件はどうでしょうか。
こちらの件も含めて help を見てくださいと書いたのですが、具体的な設定方法が
ここには記載されていないんですね(^^)。
> verilog のモジュールはCの関数のようなものですが、
> module モジュール名(信号名); で始まって、endmodule
「その他」→「ファイルタイプ別の設定」の「強調表示」で設定が出来ま
す。verilog module の規則が解りませんが、C 言語と同じような規則ならば
次のような設定です。「強調表示」の check box を ON にした上で、文字列
に「module [_A-Za-z][_A-Za-z0-9]*\([_A-Za-z]+\);」。「検索方法」は「
正規表現」とし、「行の強調 1,2」に設定。
P.S comment の設定は出来るので、識者の方が library に公開して頂ける
と良いですね。
|
|